圖2.16描畫了一個(gè)抱負(fù)邏輯器件管芯引線毗連的四引腳雙列直插式封裝器件。包括一個(gè)發(fā)送電路和一個(gè)電路。發(fā)送電路是推拉輸出電路， 22UF 50V，而事實(shí)上任何結(jié)構(gòu)的電路在高速環(huán)境下都同樣會呈現(xiàn)這一問題。

假定輸出驅(qū)動(dòng)器的開關(guān)B方才封鎖，負(fù)載電容C對地放電。跟著電容的下降，它積聚的電荷向地，在接地回路上形成一個(gè)大的電流離涌，圖中標(biāo)為：I放電。

跟著放電電流成立然后衰減，這一電流變革通過接地引腳的電感起浸染，在器件外的系統(tǒng)地平面與封裝內(nèi)的地之間感到發(fā)生了一個(gè)電壓VGND。這個(gè)電壓的值便是：

由于輸出轉(zhuǎn)換而引起的內(nèi)部參考地電位漂移稱為“地彈”

與滿幅值的輸出電壓對比，地彈電壓VGND凡是很小。它不會嚴(yán)重地減弱發(fā)送信號，但嚴(yán)重滋擾了吸收。

再來思量同一管芯內(nèi)的吸收器電路部門。吸收器把輸入電壓VM與它當(dāng)?shù)氐膬?nèi)部參考地舉辦差分較量。這個(gè)差分運(yùn)算在圖2.16中可以當(dāng)作毗連到VIN的正輸入減去毗連內(nèi)部地的負(fù)輸入。因?yàn)閮?nèi)部的地?cái)y帶了VGND噪聲脈沖，從輸入電路看到的實(shí)際電壓差便是：

因?yàn)檩斎腚娐穼λ恼拓?fù)輸入之間的差值做出了響應(yīng)，它無法知道噪聲脈沖VGND是被加到負(fù)輸入，照舊從正輸入減去。換句話說，從輸入電路看來，VGND脈沖就像是直接疊加在輸入信號上的噪聲。

假如同一芯片上到N個(gè)容性負(fù)載相應(yīng)的N路輸出同時(shí)轉(zhuǎn)換， 10UF 25V，會獲得N倍的地電流，于是脈沖VGND的增大也靠近N倍。

地彈電壓與顛末地線引腳的電流變革率成正比。當(dāng)驅(qū)動(dòng)容性負(fù)載的時(shí)候，我們期望變革率看起來像電壓的二階導(dǎo)數(shù)一樣。參考圖2.14，電壓的二階導(dǎo)數(shù)是一個(gè)雙峰波形，首先向上隆起，然后向下凹陷。