摘? 要：芯片失效作為困擾電子行業(yè)的困難，失效機理巨大，對付因出產(chǎn)現(xiàn)場情況造成的過電、靜電失效，環(huán) 節(jié)無法鎖定。通過對高壓電解電容帶電插裝對印制電路板上芯片損傷闡明，確定主板過波峰焊時錫面連錫短路 導致高壓電解電容放電擊穿芯片的失效機理，并擬定管控對策，有效低落芯片失效不良。 

要害詞：芯片失效；高壓電解電容；擊穿；波峰焊；PCBA

0  引言 

跟著電子技能的成長，小型化、集成化的芯片被應 用于各個規(guī)模，如何擔保自身靠得住性及產(chǎn)物質(zhì)量成為芯 片廠商不絕深入研究的熱點。但芯片因出產(chǎn)情況、利用 情況苛刻，失效環(huán)境時有產(chǎn)生[1]。今朝業(yè)界已經(jīng)識別到 的失效原因分兩大類：①芯片自己制造缺陷；②出產(chǎn) 現(xiàn)場不類型操縱導致失效。業(yè)內(nèi)常用的失效闡明要領 包羅：芯片開封、X-Ray無損探傷、SEM掃描電鏡、 EMMI偵測等。此類闡明要領對付芯片制造缺陷，如晶 元異常、金線綁定異常等能直觀判定失效環(huán)節(jié)，可是對 于因出產(chǎn)現(xiàn)場情況造成的EOS（過電應力）、ESD（靜 電放電）卻難以鎖定失效點，給出產(chǎn)、產(chǎn)物質(zhì)量改進帶 來未便。 

電解電容因容量大，遍及應用于輸出濾波電路中， 起儲能和濾波浸染[2-3]。高壓電解電容因其制造工藝及 電子特性，在插裝前會殘留部門電壓，而殘留電壓對付 電路板上半導體器件的影響一直被行業(yè)內(nèi)電路設計者所 忽略。學者針對高壓電解電容殘留電壓對芯片失效舉辦深入研究，并做了充實試驗驗證。功效表白高壓電解電 容未放電即插裝，在過波峰焊時會通過錫面將殘留電壓 浸染于芯片上，致使芯片失效。同時，學者通過大量數(shù) 據(jù)驗證，通過改造電路機關或過板偏向，有效辦理了因 高壓電解電容未放電導致的芯片失效，低落產(chǎn)物不良 率，提高產(chǎn)物靠得住性[4-5]。

1  案例闡明 

1.1 配景 

節(jié)制器車間出產(chǎn)某兩款主板，某廠家開關電源芯 片零散下線，批次不會合，失效外在表示為芯片的1腳 （使能腳）與5腳（地腳）之間阻抗值異常，正常品阻 抗為M歐級別，失效品阻抗為K歐級別。對正常、異常 芯片別離測試U-I曲線，如圖1、圖2所示，表白芯片失 效，有泄電流。圖3、圖4為異常芯片X-Ray圖像， 2.2UF 400V，功效 表白芯片內(nèi)部布局無明明異常。經(jīng)廠家對芯片開封確 認，如圖5所示，確認芯片失效模式為過電損傷。

1.2 闡明進程 

取庫存開關電源芯片，對 PIN1（EN/UV）腳與 PIN5（S）腳施加15 V直流電壓，測試阻值，試驗后芯 片1～5腳阻抗在10 kΩ閣下，與下線異常品阻抗一致， 測試U-I曲線與下線品一致，存在明明泄電。經(jīng)對芯片 開封確認，芯片屬過電失效。 

對出產(chǎn)線及員工的靜電防護、在線測試設備舉辦排查，未發(fā)明異常。為鎖定失效環(huán)節(jié)，對未上線芯片全檢 1～5腳阻抗，無異常后進入下一出產(chǎn)流程。最終鎖定失 效環(huán)節(jié)產(chǎn)生在主板進入波峰焊后與出波峰焊間，進一步 查抄波峰焊設備接地狀態(tài)及防靜電查抄，無異常。劈頭 闡明為高溫導致芯片失效。因芯片為SMT貼裝，比擬回 流焊、波峰焊溫度及過板時間，回流焊情況更為惡劣， 但未呈現(xiàn)異常。同步布置芯片高溫、低溫、冷熱攻擊、 高溫潮態(tài)試驗均未發(fā)明異常，鎖定失效產(chǎn)生在波峰焊浸 錫環(huán)節(jié)。 

對開關電源芯片電路闡明，電路中有450 V/22 μF的 電解電容，劈頭鎖定過電源為電解電容放電異常。履歷 證，利用直流電源對主板上電解電容充15 V的直流電后 對開關電源芯片1-5腳舉辦放電，芯片失效，與下線樣 品現(xiàn)象一致。查詢該芯片技能參數(shù)，PIN1腳（EN/UV） 事情的最大額定電壓為9 V，高于9 V有過電擊穿隱患。 隨機抽取350個未上線利用的電解電容測試殘余電壓， 有3個電壓高于10 V，理論上高壓電解電容殘余電壓在 未放電即插裝利用存在擊穿芯片隱患。

2  嘗試驗證 

2.1 驗證條件及功效 

1.同編碼電容及下線主板； 

2.殘余電壓：30 V； 

3.驗證數(shù)量：30 PCS； 

4.驗證功效：未復現(xiàn)。 

2.2 原因闡明 

通過對出產(chǎn)進程及波峰焊內(nèi)部結構闡明，確認未復 現(xiàn)原因有以下3點：